Try English version of Quizful



Раздаем бесплатные Q! подробности в группе Quizful.Alpha-test
Партнеры
Рекрутерам: Прескрининг кандидатов about
Топ контрибуторов
loading
loading
Знаете ли Вы, что

В разделе "Статьи" можно найти обучающие статьи по информационным технологиям, а также узнать о новостях сервиса Quizful.

Лента обновлений
ссылка 07:34:57
Комментарий от ksp107:
Сколько всего записей было в вашей таблице? Спорим, что н...
ссылка 02:16:45
Комментарий от serog666:
Вопрос дублируется. В одном тесте попались два таких во...
ссылка 02:12:54
Комментарий от serog666:
2 года прошло, а реакции нет
ссылка 01:14:27
Комментарий от cbrt4:
Да, плюс один, хорошее объяснение, спасибо)
ссылка Mar 23 21:25
Комментарий от galdor:
версия 5.6.33
выводится 6 строк
Статистика

Тестов: 152, вопросов: 8525. Пройдено: 358014 / 1727574.

Тест знаний Verilog

Вам необходимо зарегистрироваться и войти в систему для прохождения тестов.
head tail Информация о тесте
категория
Ассемблер
пройден37 из 103
вопросов в тесте20 из 25
требуется0.0 Q
сертификационныйнет
в рейтинге да
время20 минут
авторMaxim_Parygin
head tail Модераторы
 Maxim_Parygin  

Введение в тест по Virelog

Тест по Verilog включает в себя проверку базовых знаний языка описания и моделирования аппаратуры.

Verilog является одним из трех, наряду с VHDL и SystemVerilog, распространенных яызков описания аппаратуры. Благодаря своей возможности синтезировать RTL Verilog используется при проектировании СБИС, БМК, ПЛИС.

Целевая аудитория и предварительный требования

Так как Verilog имеет много общего с языком С, то его знание упростит прохождение теста. Но необходимо иметь общие представления о структуре конструкций языков описания и моделирования аппаратуры. В основном, их отличия от универсальных языков программирования.

Тест Verilog будет полезен:

  • Студентам, изучающим проектирование аппаратуры
  • Профессионалам, использующим его постоянно
  • Новичкам, пытающимся постичь основы проектирвоания аппаратуры

В любом случае рекомендуем пройти данный тест.

Структура теста по Virelog

Вопросы теста Verilog включают в себя проверку общих знаний о самом языке, его парадигме, синтаксисе и особенностях применения. А также некоторые приемы проектирования и моделирования. После сдачи теста Вы будете иметь общее представление о этом направлении технологии.

Дальнейшее развитие теста по Virelog

В будущем команда Quizful планирует расширять данный тест вопросами ради повышения его качества и создать новые тесты по направлениям VHDL и SystemVerilog.


Важно: Ниже обсуждается только тест в целом: покрытие тематик, типы вопросов, пути улучшения теста и так далее.

Замечания, касающиеся отдельных вопросов теста, просьба оставлять в соответствующих топиках,
которые доступны на странице результатов прохождения теста возле каждого вопроса.