Топ контрибуторов
loading
loading
Знаете ли Вы, что

Список полученных сертификатов находится на странице Вашего профиля. Сертификаты можно распечатать или разместить на Вашем сайте.

Лента обновлений
ссылка Jun 4 19:20
Комментарий от AGr:
Так-то valueOf в 2020 году рекомендуется использовать.
ссылка Jun 4 08:43
Комментарий от Zohan1234567:
Если сиськи одинаковые, то там ниже hashCode() точн...
ссылка Jun 4 08:38
Комментарий от Zohan1234567:
Уки! уки! Зачем так издеваться. Извращенцы!
ссылка Jun 4 08:29
Комментарий от Zohan1234567:
Вопросов аналогичных этому можно напридумывать мног...
ссылка Jun 1 11:47
Комментарий от DeeDee2:
если явно указать "use strict" - будет ошибка.
Статистика

Тестов: 153, вопросов: 8597. Пройдено: 460771 / 2254530.

Тест знаний Verilog

Вам необходимо зарегистрироваться и войти в систему для прохождения тестов.
head tail Информация о тесте
категория
Ассемблер
пройден94 из 236
вопросов в тесте20 из 25
требуется0.0 Q
сертификационныйнет
в рейтинге да
время20 минут
авторMaxim_Parygin
head tail Модераторы
 Maxim_Parygin  

Введение в тест по Virelog

Тест по Verilog включает в себя проверку базовых знаний языка описания и моделирования аппаратуры.

Verilog является одним из трех, наряду с VHDL и SystemVerilog, распространенных яызков описания аппаратуры. Благодаря своей возможности синтезировать RTL Verilog используется при проектировании СБИС, БМК, ПЛИС.

Целевая аудитория и предварительный требования

Так как Verilog имеет много общего с языком С, то его знание упростит прохождение теста. Но необходимо иметь общие представления о структуре конструкций языков описания и моделирования аппаратуры. В основном, их отличия от универсальных языков программирования.

Тест Verilog будет полезен:

  • Студентам, изучающим проектирование аппаратуры
  • Профессионалам, использующим его постоянно
  • Новичкам, пытающимся постичь основы проектирвоания аппаратуры

В любом случае рекомендуем пройти данный тест.

Структура теста по Virelog

Вопросы теста Verilog включают в себя проверку общих знаний о самом языке, его парадигме, синтаксисе и особенностях применения. А также некоторые приемы проектирования и моделирования. После сдачи теста Вы будете иметь общее представление о этом направлении технологии.

Дальнейшее развитие теста по Virelog

В будущем команда Quizful планирует расширять данный тест вопросами ради повышения его качества и создать новые тесты по направлениям VHDL и SystemVerilog.


Важно: Ниже обсуждается только тест в целом: покрытие тематик, типы вопросов, пути улучшения теста и так далее.

Замечания, касающиеся отдельных вопросов теста, просьба оставлять в соответствующих топиках,
которые доступны на странице результатов прохождения теста возле каждого вопроса.