Топ контрибуторов
loading
loading
Знаете ли Вы, что

Лучшие IT работодатели регулярно просматривают рейтинги и профили пользователей в поисках кандидатов. Для корректного отображения ваших данных рекомендуем заполнить ваш профиль и добавить информацию о вас и вашей профессии.

Лента обновлений
ссылка Jan 20 15:42
Комментарий от PandaPahom:
тест в целом не плохой но лучше бы разделить по сфера...
ссылка Jan 20 15:19
Комментарий от PandaPahom:
Классно что он краткий и достаточно информативный, с ...
ссылка Jan 20 09:01
Комментарий от voges48542:
это называется "замыкание"
ссылка Jan 19 06:38
Комментарий от inkarnadin:
В том случае, если "в любом месте, где допустимо испо...
ссылка Jan 17 21:22
Комментарий от vmermolenko:
огонь
Статистика

Тестов: 153, вопросов: 8596. Пройдено: 493300 / 2404236.

Тест знаний Verilog

Вам необходимо зарегистрироваться и войти в систему для прохождения тестов.
head tail Информация о тесте
категория
Ассемблер
пройден106 из 281
вопросов в тесте20 из 25
требуется0.0 Q
сертификационныйнет
в рейтинге да
время20 минут
авторMaxim_Parygin
head tail Модераторы
 Maxim_Parygin  

Введение в тест по Virelog

Тест по Verilog включает в себя проверку базовых знаний языка описания и моделирования аппаратуры.

Verilog является одним из трех, наряду с VHDL и SystemVerilog, распространенных яызков описания аппаратуры. Благодаря своей возможности синтезировать RTL Verilog используется при проектировании СБИС, БМК, ПЛИС.

Целевая аудитория и предварительный требования

Так как Verilog имеет много общего с языком С, то его знание упростит прохождение теста. Но необходимо иметь общие представления о структуре конструкций языков описания и моделирования аппаратуры. В основном, их отличия от универсальных языков программирования.

Тест Verilog будет полезен:

  • Студентам, изучающим проектирование аппаратуры
  • Профессионалам, использующим его постоянно
  • Новичкам, пытающимся постичь основы проектирвоания аппаратуры

В любом случае рекомендуем пройти данный тест.

Структура теста по Virelog

Вопросы теста Verilog включают в себя проверку общих знаний о самом языке, его парадигме, синтаксисе и особенностях применения. А также некоторые приемы проектирования и моделирования. После сдачи теста Вы будете иметь общее представление о этом направлении технологии.

Дальнейшее развитие теста по Virelog

В будущем команда Quizful планирует расширять данный тест вопросами ради повышения его качества и создать новые тесты по направлениям VHDL и SystemVerilog.


Важно: Ниже обсуждается только тест в целом: покрытие тематик, типы вопросов, пути улучшения теста и так далее.

Замечания, касающиеся отдельных вопросов теста, просьба оставлять в соответствующих топиках,
которые доступны на странице результатов прохождения теста возле каждого вопроса.